华体会hth网页版:
symposium 2025，会上他们发布了一系列新技术，并对路线图做了更新。值得一提的是，公司第二代GAA工艺14A也首次曝光。台积电表示，A14代表了台积电业界领先的N2工艺的重大进步，旨在通过提供更快的计算速度和更高的能效来推动
台积电指出，与即将于今年晚些时候量产的 N2 工艺相比，A14 将在相同功耗下实现高达 15% 的速度提升，或在相同速度下降低高达 30% 的功耗，同时逻辑密度将提升 20% 以上。台积电凭借其在纳米片晶体管设计与技术协同优化方面的经验，正在将其 TSMC NanoFlex 标准单元架构升级为 NanoFlex Pro，以此来实现更高的性能、能效和设计灵活性。
博士表示：“我们的客户始终着眼于未来，而台积电的技术领导力和卓越的制造能力为他们提供了可靠的创新路线图。台积电的尖端逻辑技术（例如 A14）是连接物理世界和数字世界的全面解决方案的一部分，旨在释放客户的创新潜能，推动人工智能的未来发展。”除了A14之外，台积电还首次推出了新的逻辑、特殊工艺、先进封装和3D芯片堆叠技术，这些技术为高性能计算（HPC）、智能手机、汽车和物联网（IoT）等广泛的技术平台做出了贡献。这一些产品旨在为客户提供一整套互联技术，以推动其产品创新。它们包括：
堆栈与台积电领先的逻辑技术集成在一个封装中。继 2024 年展示其革命性的晶圆
台积电提供一系列解决方案，以增强其逻辑技术的强大计算能力和效率。这些解决方案包括与台积电紧凑型通用光子引擎 (COUPE) 的硅光子集成、用于 HBM4 的 N12 和 N3 逻辑基片，以及用于人工智能的全新集成电压调节器 (IVR)，与电路板上单独的电源管理芯片
海量数据。与 N6RF+ 相比， N4C RF 的功耗和面积减少了 30%，很适合将更多数字内容封装到射频片上系统 (RF) 设计中，以满足 WiFi8 和 AI 功能丰富的真无线立体声等新兴标准的要求。该技术计划于 2026 年第一季度投入风险生产。3 汽车
AEC-Q100 一级认证的最终阶段，并持续改进缺陷，以满足汽车百万分率 (DPPM) 的要求。N3A 工艺已开始应用于汽车生产，为未来软件定义汽车注入了全套技术。4 物联网
台积电业务发展与全球销售高级副总裁兼副首席运营官Kevin Zhang表示：“A14 是我们全节点的下一代先进硅技术。” “如果从速度来看，与 N2 相比，其速度提高了 15%，功耗降低了 30%，逻辑密度是整体芯片密度的 1.23 倍，或者至少是混合设计的 1.2 倍。所以，这是一项非常很重要的技术。”
台积电的 A14 是一种全新的制程技术，基于该公司的第二代 GAAFET 纳米片晶体管和新的标准单元架构，以实现性能、功耗和微缩优势。
与 A16（以及 N2 和 N2P）不同，A14 缺乏超级电源轨 (SPR) 背面供电网络 (BSPDN)，这使得该技术能够瞄准那些无法从 BSPDN 获得实际优势的应用——但这需要额外成本。许多客户端、边缘和专业应用可通过台积电第二代 GAA 纳米片晶体管带来的额外性能、更低功耗和晶体管密度，但这些应用不需要密集的电源布线，传统的正面供电网络即可满足需求。
如上所述，台积电 A14 系列工艺技术的关键优势之一是该公司的 NanoFlex Pro 架构，该架构将使芯片设计人员能够微调晶体管配置，以实现针对特定应用或工作负载的最佳功率、性能和面积 (PPA)。使用非 Pro FinFlex，研发人员可以在一个模块内混合搭配来自不同库（高性能、低功耗、面积高效）的单元，以优化性能、功率和面积。台积电尚未披露NanoFlex与 NanoFlex Pro 之间的明确技术细节，因此我们只可以猜测新版本是否允许对单元（甚至晶体管）进行更精细的控制，或者它是否会提供更好的算法和软件增强功能，以便更快地探索和优化晶体管级的权衡。
台积电计划在 2028 年投产基于 A14 制程技术的芯片，但并未透露是否会在今年上半年或下半年开始量产。考虑到 A16 和 N2P 将于 2026 年下半年（即 2026 年底）开始大规模生产，而芯片将于 2026 年上市
台积电透露，公司计划于2024年第四季度开始生产基于性能增强型N3P（第三代3纳米级）工艺技术的芯片。N3P是N3E的后续产品，主要面向需要增强性能并保留3纳米级IP的客户端和数据中心应用。N3X将于今年下半年取代该技术。
但面向高性能应用的 3nm 级工艺技术时代并不止于 N3P，紧随该节点之后的是 N3X。
台积电业务发展与全球销售高级副总裁兼副首席运营官Kevin Zhang表示：“N3P 于去年年底（2024 年）开始量产。我们将继续增强我们的 3 纳米技术。我们的策略是，在推出新节点后，我们会接着来进行增强，以便我们的客户能轻松的获得技术扩展带来的好处。我们认识到，对我们的客户来说，进入[新]节点是一项重大投资，例如在生态系统中开发 IP。因此，我们大家都希望我们的客户能够在每个新节点上继续从他们的投资中获得更多收益，但同时，我们也在产品层面为他们提供增强功能。”
iPad和Mac）将采用台积电的 N3 系列工艺技术制造。逻辑路线图更新
半导体行业的发展，这与过去二十年智能手机的发展如出一辙。不同之处在于，人工智能正以惊人的速度消耗着尖端硅片
在演讲中，台积电Kevin Zhang首先谈到了人工智能革命，以及人工智能将如何融入从云端到边缘的几乎所有电子设备，并将催生出许多新的应用。我个人觉得，AI将以与智能手机类似的方式改变世界，但规模要大得多。
台积电路线图有一些细微的变化。路线C是一个压缩版本，这在某种程度上预示着良率学习曲线已经到了能更加进一步优化工艺密度的阶段。
A14 无疑将成为此次活动的一大焦点。A14 是台积电的第二代纳米片晶体管，与 N2 相比，它被认为是一个全节点 (PPA)：在相同功率下速度提升 10-15%，在相同速度下功耗降低 25-30%，逻辑密度提升 1.2 倍。A14A 的首代产品没有背面供电。N2 也是如此，随后是配备了超级电源轨 (SPR) 的 A16。A14 的 SPR 预计将于 2029 年推出。
台积电 16A 的规格也进行了更新。16A 是 SPR 的首个版本，旨在降低电压降并提高逻辑密度。其晶体管连接位于背面。SPR 旨在针对 AI/HPC 设计，改进信号
据我所知，台积电 N2 的良率十分好，有望在今年晚些时候投产。最大的问题是谁会成为第一个出货 N2 产品的客户？通常是苹果，但坊间传言今年的 iPhone 将再次使用 N3。我已经有一部 N3 iPhone，所以如果真是这样，我宁愿跳过这一代。如果苹果今年推出基于 N2 的 iPhone Max Pro，那也算我一份！
台积电 N2P 也有望在 2026 年下半年投入生产。与 N3E 相比，N2P 具有以下优势：在相同功率下速度提升 18%，在相同速度下功耗降低 36%，密度提高 1.2 倍。
最后，正如 Kevin 所说，台积电 N3 是目前规模化 FinFET 技术中最新也是最好的，之前有 N3、N3E、N3P、N3X、N3A，现在还有 N3C。然而，N2 的流片量在第一年就超过了 N3，第二年更是超过了 N3。简直太神奇了。我想问题是，谁没用台积电 N2 呢？
台积电的先进封装技术已远远超越了如今已为人熟知的2.5D中介层技术。下图由台积电提供，用于展示其3DFabric技术组合的构成要素。台积电表示，晶体管技术与先进封装集成技术相辅相成，为客户提供完整的产品级解决方案。
左侧是堆叠或芯片级/晶圆级集成的选项。SoIC-P（下图）采用微凸块技术，可将间距降至 16 微米。使用无凸块技术（SoIC-X），能轻松实现几微米的间距。台积电最初采用 9 微米工艺，目前已投入 6 微米量产，并将进一步改善，以此来实现类似单片的集成密度。
对于 2.5/3D 集成，有很多选择。晶圆上芯片 (CoWoS) 技术既支持常见的硅中介层，也支持 CoWoS-L，后者使用带有局部硅桥的有机中介层实现高密度互连。CoWos-R 则提供纯有机中介层。
还有更新的晶圆系统 (TSMC-SoW) 封装。这项技术将集成规模拓展至晶圆级。其中一种是先芯片 (SoW-P) 方法，即将芯片放置在晶圆上，然后构建集成式 RDL 将芯片连接在一起。另一种是后芯片 (SoW-X) 方法，即先在晶圆级构建中介层，然后将芯片放置在晶圆上。最后一种办法能够实现比标准
人工智能的高性能计算显然是先进封装技术的主要驱动力。下方第一张由台积电提供的图表展示了当今典型的人工智能加速器应用，该应用通过硅中介层将单片SoC与HBM存储器堆栈集成在一起。下图展示了此类架构即将实现的一些重大改进。
单片SoC现已被3D芯片堆叠取代，以满足高密度计算需求。HBM存储器堆叠与RDL中介层集成。集成硅光子技术也将成为设计的一部分，以提高通信带宽和功耗。
关于功率优化，未来的AI加速器在大多数情况下要数千瓦的功率，这对封装内的功率传输提出了巨大的挑战。集成稳压器将有利于解决此类问题。台积电开发了一种高密度
即将出现的许多激动人心的新技术都需要本文讨论的所有封装创新。增强现实眼镜就是一个新产品的例子，它将需要所有这些创新。这类设备需要的组件包括超低功耗处理器、用于 AR 感知的高分辨率摄像头、用于代码存储的嵌入式非易失性存储器 (eNVM)、用于空间计算的大型主处理器、近眼显示引擎、用于低延迟射频的 WiFi/蓝牙，以及用于低功耗充电的数字密集型电源管理
